Skip to main content

Biztonságot a számítógép-architektúrák új aranykorának

Megjelent: 2021. november 09.

Microchip lidA beágyazott és IoT-megoldások rohamos terjedése a biztonsági fenyegetések számában és színvonalában is jelentős növekedést hozott magával. A kezdetben ötletszerű, szerteágazó műszaki megoldások mentén fejlődő processzorarchitektúrák újragondolásának igénye vezetett el a RISC-V paradigma kidolgozásához, amely az időközben szerzett tapasztalatok fényében a biztonságra is kiemelt figyelmet fordít. A RISC-V Alapítványban cégét a szerző képviseli, így „első kézből” számolhat be a biztonság fokozását célzó erőfeszítésekről.

 

A RISC-V közösség egy teljesen új platformmal bővíti a biztonsági innovációkat, amely megadja a szükséges egyszerűséget a támadási felületek minimalizálásához, ugyanakkor lehetővé teszi, hogy a tervezők maguk értékeljék a nyílt forráskódú architektúra biztonságát. A RISC-V platform és annak biztonsági csomagja azzal a képességgel ruházza fel a fejlesztőket, hogy vadonatúj megoldásokat valósíthassanak meg az olyan sebezhetőségek elleni védekezésre, mint a Meltdown és a Spectre, amelyek megkerülhetetlenek az exponenciális ütemben terjeszkedő kapcsolt rendszerek jelenkorának „vadnyugati” körülményei között.

 

Microchip 1

Telt ház a 2018-as RISC-V csúcstalálkozó biztonsággal foglalkozó
13 előadásának egyikén

 

A 2018 júniusában megrendezett 45. Számítógép-architektúra Szimpózium Turing-szekciója keretében a számítástechnika két vezető egyénisége, David Patterson és John Hennessy lerakta „A számítógép-architektúrák új aranykorának” (New Golden Age of Computer Architecture) alapjait. Az általuk körvonalazott „aranykort” az alábbi négy elemmel jellemezték:

  • a hardver és a szoftver tartományspecifikus közös tervezése,
  • a nyitott utasításkészletek,
  • az élénk csiptervezési tevékenység és
  • a javított biztonság.

Miközben a RISC-V (amelyet egyezményesen „risc five”-ként ejtenek ki) egy lenyűgöző, nyílt forráskódú utasításkészlet-achitektúrává nőtte ki magát, amely gyors fejlődést tesz lehetővé, és értelmet ad a tartományspecifikus achitektúrákba történő befektetéseknek, egyidejűleg a processzorbiztonság súlypontjának szerepét is ellátja.
Hogy a fentiek jelenőségét valamilyen szövegkörnyezetbe helyezve mutathassuk be, megemlítjük, hogy a Microchip Technology Inc. FPGA-üzletága már 2014 decembere óta részt vesz a RISC-V elterjesztésében. A RISC-V iránti elkötelezettségünk több dimenzióra – köztük az innováció szabadságára, a processzor sorsának „kézben tartására” és a költségek csökkentésére – is kiterjed. Ezek a dimenziók „befelé” fókuszálnak, és arra irányulnak, hogy gyártókként képesek legyünk magunkat megkülönböztetni és versenyképesen megjelenni a piacon. Számunkra a RISC-V egy egész alkatrész-generációra terjeszti ki azt a lehetőséget, hogy megfelelő szintre emelhessük a processzorbiztonságot. Ennek megvalósítása egy együttműködő és kifelé összpontosító dimenzió, amelyben a világ legjobb biztonsági szakértői kaptak lehetőséget együttműködve megoldani a számítógép-biztonsággal kapcsolatos, mindannyiunkat érintő problémákat. Az FPGA-eszközök biztonságának fokozása során szerzett saját tapasztalataink betekintést engedtek a számítástechnikában fellelhető hardverbiztonsági fenyegetésekbe, valamint azokba a kihívásokba, amelyekkel az iparág akkor szembesült, amikor ezekre megoldást keresett. Az FPGA biztonságába történő „mélymerülésünk” 2008-ban kezdődött, és akkor „fizette vissza” a befektetésünk első hozadékát, amikor 2012-ben bevezettük az első, integrált processzorral is rendelkező FPGA-termékeinket. Annak érdekében, hogy ügyfeleink biztonságos alkalmazásokat építhessenek, egy rétegezett megközelítés létrehozása vált szükségessé a biztonságos hardver alapjainak lerakásával kezdve. Ez egy olyan réteg felépítését igényelte, amelyre a biztonságos rendszertervezést és/vagy az IP védelmét alapozhattuk, és amelyre aztán a felhasználó ráépíthette saját alkalmazási rétegét. E folyamat végrehajtása során ismertük fel, hogy létezhetnek olyan „oldalirányból megvalósított” támadások (side-channel attacks) is, mint a differenciális teljesítményelemzés (Differential Power Analysis – DPA), amelyeken keresztül a titkos kulcsok könnyűszerrel megszerezhetők. Ennek eredményeképpen mi lettünk az egyetlen FPGA-szállító vállalat, amely alkalmazta az akkor CFI, ma Rambus néven ismert vállalat DPA elleni védelemre kidolgozott módszerét.
Az FPGA biztonsággal kapcsolatos tapasztalatainkat a processzorbiztonság állapotára kivetítve felismertük, hogy a processzorok alapvető hardverrétegeit évtizedekkel korábban hozták létre, még mielőtt a processzorok biztonsága aggodalomra adhatott okot a piacon. A forgalomban levő utasításkészlet- architektúrák azzal reagáltak a biztonságos adatfeldolgozás iránti növekvő igényekre, hogy „nem túl elegáns” eszközökkel foltozgatták be a sebezhető rendszer biztonsági réseit. Ugyancsak tisztában voltunk az oldalirányú támadásokra alkalmas csatornákkal, és különösen annak a mikroarchitektúra-szintű mellékcsatornáival, amelyeken keresztül a processzornak a programozó elől elfedett implementációs megoldásai is kihasználhatók a bizalmas információk kiszivárogtatására.
A Spectre és a Meltdown elnevezésű sebezhetőségek bejelentésével az egész számítástechnikai ipar felfigyelt arra a fenyegetésre, amit a mikroarchitektúrákon keresztül kivitelezhető oldalirányú támadások jelentenek, és arra kényszerült, hogy az alapjaitól kezdve építse újjá a számítógép- architektúrákat.
Amint már említettük, cégünk azonnal meglátta azt a RISC-V-ben rejlő lehetőséget, hogy platformot kínál a számítástechnika alapjaitól történő újjáépítésének – és ebben nem álltunk egyedül. Már a legelső műhelybeszélgetések során is a RISC-V központi kérdésévé vált a biztonság, az olyan előadások keretében, mint amelyek például a LowRISC vagy a Shakti Processor Program részleteit mutatták be. Ez a két példa is kiemeli annak az együttműködésnek a jelentőségét, amelyet a RISC-V tett lehetővé. A Shakti Processor Programot India kormánya finanszírozza, és jól szemlélteti azt a lehetőséget, amelyet a RISC-V alkalmazása útján használhatnak ki a különböző országok a technológiai függetlenségük megteremtésére, míg a LowRISC-kezdeményezést a nyílt forrású hardverekre törekvő mozgalmak táplálják. A RISC-V biztonsággal kapcsolatos részterületeire koncentráló ipari események tartalma ugyanolyan ütemben növekszik, mint maga a RISC-V-t tárgyaló szakmai rendezvények száma. A 2018-ban rendezett RISC-V „csúcstalálkozó” 88 előadásából például 13 foglalkozott a biztonság kérdéseivel.
Azon túl, hogy a biztonsággal foglalkozó ülésszakoknak természetszerű fókuszát jelenti, számos jel mutat arra, hogy a RISC-V ISA a maga útját járva, teljes mértékben a processzorbiztonság súlypontjává is válik.

  • A DARPA (az USA védelmi kutatásokat koordináló államhivatala – A ford. megj.) is fektet anyagi eszközöket a RISC-V és a biztonság fejlesztésébe, és a RISC-V-t választotta „a rendszerbiztonság átfogóan integrált hardvere” (Security Integrated Through Hardware – SSITH) elnevezésű programjának platformjául.
  • A RISC-V Alapítvány több mint 30 tagja vagy biztonságalapú RISC-V megbízásokkal foglalkozik, vagy részt vesz a biztonsági munkacsoport tevékenységében.
  • Az Alapítványnak két munkacsoportja is van (a titkosítással foglalkozó Crypto és a biztonságos végrehajtási környezeteket fejlesztő Trusted Execution Environment), amelyek a RISC-V koncepciójának megfelelő ISA bővítéseket is létrehoznak.
  • A RISC-V Alapítvány létrehozott egy munkabizottságot (Security Standing Committee – a biztonság állapotával foglalkozó bizottság), amely azonosítja és koordinálja a biztonsággal foglalkozó, több irányban futó tevékenységeket, beleértve a RISC-V, mint egy ideális „biztonságos jármű” népszerűsítését, és azon munkálkodik, hogy a különböző gyártók között konszenzus jöjjön létre az IoT és a beágyazott eszközök terén követett legjobb biztonsági gyakorlat kérdésében.

Microchip 2

A RISC-V Alapítvány több mint 30 tagja foglalkozik biztonsággal
kapcsolatos megbízásokkal, vagy részt vesz az Alapítvány biztonságra irányuló tevékenységében (Közlés a RISC-V Alapítvány engedélyével)

 

 

Az Alapítvány Security Standing Committee bizottságának figyelemre méltó tevékenysége az előadásprogram. Az Alapítványban és azon kívül tevékenykedő szakembereket havonta egyszer meghívják, hogy tartsanak előadást a biztonsággal kapcsolatos témák széles választékából. Az egyik ilyen előadó, a Data61 munkatársa, Gernot Heiser olyan keretrendszert mutatott be, amelynek megvan a képessége ahhoz, hogy tájékoztasson egy RISC-V-alapú számítógépes biztonsági paradigma alakulásáról. Gernot és munkatársai a Data61-nél már a mikroarchitektúrákat érő oldalsó támadások legkorábbi időitől kezdve foglalkoznak a tárggyal, és 2016-ban írtak egy cikket „A mikroarchitekturális időzítési támadások felmérése és a lehetséges ellenintézkedések a modern hardverekben” (A Survey of Microarchitectural Timing Attacks and Countermeasures on Contemporary Hardware) címmel, amelyben lefektették az ilyen támadások fogalomrendszerét. Ők tettek javaslatot egy kiterjesztett utasításkészlet-architektúra (augmented Instruction Set Architecture – aISA) elnevezésű absztrakció megfogalmazására is, amely kiterjeszti a hardver és a szoftver közötti együttműködést a hagyományos ISA keretein túlra, tudatosan elvonatkoztat minden időzítési és mikroarchitekturális fogalom alkalmazásától, és így betöltheti a RISC-V-alapú számítógépes biztonsági paradigma szerepét, ugyanakkor az aISA olyan mechanizmusokat is magába foglal, amelyek megengedik egy bináris alkalmazási interfész (Application Binary Interface – ABI) alkalmazását annak érdekében, hogy erőteljesebb ellenőrzést lehessen gyakorolni a processzorrendszer mikroarchitekturális állapota felett. Például ez kiterjedhet a gyorstároló (cache) ürítésére vagy az elágazás-előrejelzési logika működésére annak érdekében, hogy biztonsági garanciákat kapjunk az olyan fenyegetésekkel szemben, amelyek a gyorstároló időzítésén keresztül kísérlik meg a támadást.

Ha már definiáltuk és megvalósítottuk az aISA rendszerét, lehetővé vált létrehozni azt, amit RISC-V biztonsági programveremnek (RISC-V Security Stack) nevezhetünk, amely a verem hivatalosan meghatározott elemeinek formálisan ellenőrzött megvalósításaiban gyökerezik. Ez a verem a hardverrel és az alapértelmezett ISA-val kezdődik, és az aISA-t megvalósító réteggel egészül ki. Ennek a tetején egy biztonságos mikrokernel áll, amely így – az aISA-n keresztül – hozzáférhet a mikroarchitekturális állapothoz, és megvalósíthatja azokat az ellenintézkedéseket, amelyekkel a mikroarchitekturális oldalsó irányú támadások ellen lehet védekezni.

 

Microchip 3uj2

Biztonságos jövő: egy formálisan specifikált és formálisan ellenőrzött RISC-V biztonsági verem felépítése

 


A RISC-V forradalma már elkezdődött, és első látásra is a képességek sokaságát ígéri a közösségnek azt is beleértve, hogy alapjaitól építi újjá a számítógép-biztonságról alkotott fogalmainkat. A Microchip büszke arra a szerepre, amelyet vállal ennek a folyamatnak az előrevitelében és a RISC-V Alapítvány többi tagjával folytatott együttműködésben, de ugyanilyen büszke a vezető szerepére is a RISC-V-alapú termékek és a továbbfejlesztés felé mutató elképzelések létrehozásában. Bízunk abban, hogy együtt dolgozhatunk és újíthatunk a közösséggel, hogy teljes mértékben kihasználhassuk az előttünk álló generációs lehetőségeket.

 

Microchip TedSpeersSzerző: Ted Speers, műszaki munkatárs,
a RISC-V Alapítvány igazgatótanácsának tagja –
Microchip Technology Inc.

 

 

 


www.microchip.com